METHOD OF MANUFACTURING IC ELEMENT

Patent number:

JP2002343877

Publication date:

2002-11-29

Inventor:

SHIMIZU SHIN: KAWAMURA TETSUSHI

Applicant:

HITACHI MAXELL

Classification:

- international:

G06K19/07; G06K19/077; H01L21/822; H01L27/04;

H01Q1/36; H01Q1/38; H01Q7/00; H01Q23/00; G06K19/07; G06K19/077; H01L21/70; H01L27/04; H01Q1/36; H01Q1/38; H01Q7/00; H01Q23/00; (IPC1-7): H01L21/822; G06K19/07; G06K19/077; H01L27/04; H01Q1/36; H01Q1/38; H01Q7/00; H01Q23/00

- european:

Application number: JP20020020219 20020129


Priority number(s): JP20020020219 20020129; JP19990046545 19990224;

JP19990059753 19990308

Report a data error here

Abstract of JP2002343877

PROBLEM TO BE SOLVED: To provide a method of manufacturing at high efficiency a high- performance IC element on which a coil is integrally formed. SOLUTION: Required conductive patterns 15, 16 containing antenna coils 3 are formed on a surface protective film 2 of a finished wafer 11 manufactured via prescribed processes. Then, the finished wafer 11, on which the required conductive patterns 15, 16 are formed, is scribed to obtain IC elements 1 on each of which an antenna coil 3 is integrally formed.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-343877 (P2002-343877A)

最終頁に続く

(43)公開日 平成14年11月29日(2002.11.29)


(51) Int.Cl.7	識別記号	FI	テーマコード(参考)
H01L 21/822		H01Q 1/36	5 B 0 3 5
G06K 19/07		1/38	5 F O 3 8
19/077		7/00	5 J O 2 1
H01L 27/04		23/00	5 J O 4 6
H01Q 1/36		H01L 27/04	00010
	審査請求	<u>*</u>	11 頁) 最終頁に続く
(21)出願番号	特度2002-20219(P2002-20219)	(71)出願人 000005810	
(62)分割の表示	特願2000-44765(P2000-44765)の分	日立マクセル株式会	社
	割	大阪府茨木市丑寅 1	丁目1番88号
(22)出顧日	平成12年2月22日(2000, 2, 22)	(72)発明者 清水 伸	
		大阪府淡木市丑寅一	・丁目1番88号 日立マ
(31)優先権主張番号	特顧平11-46545	クセル株式会社内	
(32)優先日	平成11年2月24日(1999.2.24)	(72)発明者 川村 哲士	
(33)優先権主張国	日本 (JP)	大阪府淡木市丑寅一	丁目1番88号 日立マ
(31)優先権主張番号	特願平11-59753	クセル株式会社内	
(32)優先日	平成11年3月8日(1999.3.8)	(74)代理人 100078134	
(33)優先権主張国	日本 (JP)	弁理士 武 羅次郎	(外1名)
			•

(54) 【発明の名称】 I C素子の製造方法

(57)【要約】

【課題】 コイルが一体形成された高性能な I C 素子を 高能率に製造する方法を提供する。

【解決手段】 所定のプロセスを経て作製された完成ウエハ11の表面保護膜2上にアンテナコイル3を含む所要の導電パターン15,16を形成する。しかる後に、当該所要の導電パターン15,16が形成された完成ウエハ11をスクライビングしてアンテナコイル3が一体形成されたIC素子1を得る。



【特許請求の範囲】

【請求項1】 所定のプロセスを経て作製された完成ウエハの表面保護膜上にアンテナコイルを含む所要の導電パターンを形成した後、当該所要の導電パターンが形成された完成ウエハをスクライビングしてアンテナコイルが一体形成されたIC素子を得ることを特徴とするIC素子の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、チップ上にコイルが一体形成された I C素子の製造方法に関する。

[0002]

【従来の技術】従来より、所定形状の基体内にIC素子と当該IC素子の端子部に電気的に接続されたアンテナコイルとを備え、リーダライタからの電力の受給及びリーダライタとの間の信号の送受信を電磁波を用いて非接触で行う非接触式の情報担体が知られている。この種の情報担体としては、その外形により、カード形、コイン形又はボタン形などがある。

【0003】従来、この種の情報担体としては、アンテナコイルを基体にパターン形成したもの、或いは、巻線からなるアンテナコイルを基体に担持したものが用いられているが、近年に至って、アンテナコイルとIC素子との接続点の保護処理や防湿対策が不要で安価に作成できること、及び基体に曲げやねじれ等のストレスが作用した場合にもコイルに断線を生じることがなく耐久性に優れることから、IC素子自体にアンテナコイルが一体形成されたIC素子を基体に搭載したものが提案されている。

【0004】IC素子にアンテナコイルを形成する方法としては、スパッタ法が用いられており、IC素子に一体形成されたアンテナコイルの導体は、アルミニウムのスパッタ膜から構成されている。

[0005]

【発明が解決しようとする課題】ところで、アンテナコイルをIC素子に一体形成すると、アンテナコイルを基体全体にパターン形成したり、巻線からなるアンテナコイルを基体に担持する場合に比べて、コイルの巻径や導体幅が小さくなり、巻数についても自ずと限界があるため、リーダライタとの間の通信距離を大きくすることが困難で、必要な通信距離を確保することできない場合がある。

【0006】本発明は、かかる従来技術の不備を解消するためになされたものであって、その目的は、アンテナコイルが一体形成された高性能な I C素子を効率的に製造する方法を提供することにある。

[0007]

【課題を解決するための手段】本発明は、前記の課題を 達成するため、所定のプロセスを経て作製された完成ウ エハの表面保護膜上にアンテナコイルを含む所要の導電 パターンを形成した後、当該所要の導電パターンが形成 された完成ウエハをスクライビングしてアンテナコイル が一体形成された I C素子を得るという構成にした。

【0008】このように、完成ウエハの表面保護膜上に アンテナコイルを含む所要の導電パターンを形成する と、個々のIC素子にアンテナコイルを形成する場合に 比べてコイルが一体形成されたIC素子を高能率に製造 でき、その製造コストを低減することができる。また、 ウエハに形成された全てのIC素子に対して均一な厚み のアンテナコイルを高精度に形成することが可能になる ので、通信特性のばらつきを少なくすることができる。 さらに、アンテナコイルを含む導電パターンや当該導電 パターンのもとになる導体膜は、スパッタ法、真空蒸着 法又はメッキ法などによって形成されるが、個々のIC 素子についてスパッタ法又は真空蒸着法及びメッキ法を 用いてアンテナコイルを形成すると、IC素子の外周部 に不要の導体が付着してIC素子の絶縁性が問題にな る。これに対して、完成ウエハにコイルを含む所要の導 電パターンを形成した場合には、スパッタ時等において 完成ウエハの外周部に不要の導体が付着しても、該部は 不要部分としてもともと処分されるべき部分であるの で、個々のIC素子の絶縁性が問題になることもない。 [0009]

【発明の実施の形態】 (IC素子) まず、本発明に係る方法によって製造されるIC素子の構成を、図1及び図2に基づいて説明する。図1(a),(b),(c)はIC素子の平面図、図2(a),(b)はIC素子の要部断面図である。

【0010】本例のIC素子は、図1及び図2に示すように、IC素子1の入出力端子1aの形成面側に、酸化シリコン膜や樹脂膜等の絶縁性の表面保護膜2を介して、矩形スパイラル形状のアンテナコイル3を一体に形成してなる。

【0011】図1(a)のIC素子1は、回路形成部4を除く外周部にのみアンテナコイル3を形成したものであって、IC素子1に形成された回路とアンテナコイル3との間における浮遊容量の発生を防止することができ、リーダライタからの電力の受給効率及びリーダライタとの間の信号の送受信効率を高めることができる。

【0012】図1(b)のIC素子1は、回路形成部4と対向する部分までアンテナコイル3を形成したものであって、コイルの巻数を多くできることから、リーダライタからの電力の受給効率及びリーダライタとの間の信号の送受信効率を高めることができる。なお、図1

(b) の例においては、アンテナコイル3を回路形成部4と対向する部分及びその外周部に形成したが、回路形成部4と対向する部分にのみ形成することもできる。

【0013】図1(c)のIC素子1は、矩形スパイラル形状に形成されたアンテナコイル3の角の部分を斜めに面取りしたものであって、角部における電流集中を防

止してアンテナコイル3の抵抗値を低減することができ、リーダライタからの電力の受給効率及びリーダライタとの間の信号の送受信効率を高めることができる。面取りの形状は円弧状にしても同様の効果を得ることができる。また、面取りは各線の内周側及び外周側の双方に施すことが好ましいが、外周側にのみ施した場合にも効果がある。

【0014】いずれの場合にも、実用上十分な電力の供給を受け、かつ、リーダライタとの間の通信特性を確保するためには、前記アンテナコイル3の線幅を 7μ m以上、線間距離を 5μ m以下、巻数を20ターン以上とすることが好ましい。

【0015】IC素子1の入出力端子1aとアンテナコイル3との接続は、表面保護膜2に開設された透孔5を介して行われる。この場合、アンテナコイル3の形成位置が若干ずれた場合にも、入出力端子1aとアンテナコイル3との接続が確実に行われるように、図2(a)、

(b) に示す如く、透孔5の直径又は幅をアンテナコイル3の線幅よりも小さくすることがより好ましい。

【0016】アンテナコイル3を構成する導体は、図2(a)、(b)に示すように、金属スパッタ層又は金属蒸着層6と金属めっき層7を含む多層構造になっている。図2(a)は、金属スパッタ層又は金属蒸着層6の上面にのみ金属めっき層7を形成した例であり、図2

(b) は、金属スパッタ層又は金属蒸着層6の周面全体に金属めっき層7を形成した例を示している。前記金属スパッタ層又は金属蒸着層6及び金属めっき層7は、任意の導電性金属をもって形成することができるが、比較的安価で導電率が高いことから、金属スパッタ層又は金属蒸着層6についてはアルミニウム、ニッケル、銅及びクロムから選択される金属又はこれらの金属群から選択される2種以上の金属の合金で形成することが好ましく、均質な単層構造とするほか、異なる金属層又は合金層を多層に積層した他層構造とすることもできる。一方、前記金属めっき7は、銅で形成することが好ましく、無電解めっき法又は電気めっき法若しくは精密電鋳法により形成することができる。

【0017】〈IC素子の製造方法〉以下、本発明に係るIC素子製造方法の実施形態例を、図3乃至図6に基づいて説明する。図3は所定のプロセス処理を経て完成されたいわゆる完成ウエハの平面図、図4は本発明に係るIC素子製造方法の第1例を示す工程図、図5は本発明に係るIC素子製造方法の第2例を示す工程図、図6はアンテナコイルを含む所要の導電パターンが形成された完成ウエハの平面図である。

【0018】図3に示すように、完成ウエハ11には、 最外周部を除く内周部分に多数個のIC素子用の回路4 が等間隔に形成されており、その回路形成面側には、所 要の表面保護膜2が形成されている(図4及び図5参 照)。

【0019】図4に示す第1実施形態例に係るIC素子 製造方法では、まず図4(a)に示すように、完成ウエ ハ11の回路形成面に形成された表面保護膜2上に、ア ルミニウム又はアルミニウム合金若しくは銅又は銅合金 を用いて、金属スパッタ層又は金属蒸着層6を均一に形 成する。次いで、図4(b)に示すように、当該金属ス パッタ層又は金属蒸着層6上にフォトレジスト層12を 均一に形成し、形成されたフォトレジスト層12にコイ ルを含む所要のパターンが形成されたマスク13を被 せ、マスク13の外側から所定波長の光14を照射して フォトレジスト層12を露光する。しかる後に露光され たフォトレジスト層12の現像処理を行い、図4(c) に示すように、フォトレジスト層12の露光部分を除去 して、前記金属スパッタ層又は金属蒸着層6の前記露光 パターンと対応する部分を露出させる。金属スパッタ層 又は金属蒸着層6の露出パターンには、図6に示すよう に、リング状の電極部15と、前記各回路形成部4と対 向する部分に形成されたアンテナコイル3と、これら電 極部15と各アンテナコイル3とを連結するリード部1 6とが含まれる。次いで、前記電極部15を一方の電極 として、金属スパッタ層又は金属蒸着層6の露出部分に 電気めっき又は精密電鋳を施し、図4(d)に示すよう に、金属スパッタ層又は金属蒸着層6の露出部分に金属 めっき層7を積層する。次いで、完成ウエハ11の表面 に付着したフォトレジスト層12をアッシング処理等に よって除去し、図4(e)に示すように、均一な金属ス パッタ層又は金属蒸着層6上に電極部15とアンテナコ イル3とリード部16とを有する金属めっき層7が形成 された完成ウエハ11を得る。次いで、金属めっき層7 より露出した金属スパッタ層又は金属蒸着層6を選択的 にエッチングし、図4 (f) に示すように、金属めっき 層7より露出した金属スパッタ層又は金属蒸着層6を除 去する。これによって、金属スパッタ層又は金属蒸着層 6と金属めっき層7とが共に図6に示す所要の導電パタ ーンに形成された完成ウエハ11が得られる。最後に、 前記完成ウエハ11をスクライビングして、図1に示す 所要のIC素子1を得る。

【0020】なお、前記実施形態例においては、金属めっき層7の形成手段として電気めっき法又は精密電鋳法を用いたが、かかる構成に代えて、無電解めっき法を用いて前記金属めっき層7を形成することもできる。この場合には、金属めっき層7の形成に電極を必要としないので、フォトレジスト層12の露光に際して、電極部15の形成とリード部16の形成が不要になる。

【0021】無電解めっきは、化学めっきとも呼ばれ、素地金属をめっき金属の金属塩溶液中に浸して金属イオンを素地表面に析出させるもので、比較的簡単な設備で密着力が強く均一で十分な厚みを有するめっき層が得られるという特徴がある。前記金属塩は、めっきする金属イオンの供給源となるものであり、銅をめっきする場合

には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。銅などの金属イオンは、素地となる金属スパッタ層又は金属蒸着層6上にのみに析出し、絶縁性の表面保護層2上には析出しない。素地材は、めっき金属イオンに対してイオン化傾向が小さく、かつ、めっき金属イオンの析出に対する触媒作用をもつ必要がある。このため、アルミニウムからなる金属スパッタ層又は金属蒸着層6上に銅をめっきする場合には、アルミニウム層の表面にニッケルを数μm以下の厚さに形成し、硝酸亜鉛液に数秒間浸して亜鉛に置換する前処理を施すことが好ましい。

【0022】一方、電気めっき法及び精密電鋳法は、めっき金属のイオンを含むめっき浴中に金属スパッタ層又は金属蒸着層6が形成された完成ウエハ11とめっき金属からなる電極とを浸漬し、完成ウエハ11に形成された金属スパッタ層又は金属蒸着層6を陰極、めっき浴中に浸漬された電極を陽極として電圧を印加し、めっき浴中の金属イオンを金属スパッタ層又は金属蒸着層6の表面に析出させる方法である。電気めっき法及び精密電鋳法も、銅をめっきする場合には、硫酸銅、塩化第二銅、硝酸銅等の溶液がめっき液として用いられる。

【0023】本例のIC素子製造方法は、完成ウエハ1 1にコイルを含む所要の導電パターンを形成し、しかる 後に完成ウエハ11をスクライビングして所要の I C素 子1を得るという構成にしたので、個々のIC素子にコ イルを形成する場合に比べてコイルが一体形成されたI C素子を高能率に製造でき、その製造コストを低減する ことができる。また、ウエハに形成された全てのIC素 子に対して均一な厚みのコイルを高精度に形成すること ができるので、通信特性のばらつきを小さくすることが できる。さらに、個々のIC素子についてスパッタ法又 は真空蒸着法及びメッキ法を用いてコイルを形成する と、IC素子の外周部に不要の導体が付着してIC素子 の絶縁性が問題になるが、完成ウエハ11にコイルを含 む所要の導電パターンを形成した場合には、スパッタ時 等において完成ウエハ11の外周部に不要の導体が付着 しても、該部は不要部分としてもともと処分されるべき 部分であるので、個々のIC素子の絶縁性に悪影響を与 えることもない。加えて、本例のIC素子製造方法は、 フォトレジスト層12がある状態で金属めっき層7の形 成を行い、しかる後に金属スパッタ層又は金属蒸着層6 の金属めっき層7が積層されていない部分をエッチング う によって除去するようにしたので、図2(a)に示すよ うに、金属めっき層7が金属スパッタ層又は金属蒸着層 6の上面にのみ積層され、幅方向に広がらないので、精 密なアンテナコイル3を形成することができ、狭い面積 内に巻数の多いアンテナコイル3を形成することができ

【0024】一方、図5に示す第2実施形態例に係るI C素子製造方法では、図5(a)に示すように、完成ウ エハ11に形成された表面保護膜2上にフォトレジスト 層12を均一に形成し、形成されたフォトレジスト層1 2にコイルを含む所要のパターンが形成されたマスク1 3を被せ、マスク13の外側から所定波長の光14を照 射してフォトレジスト層12を露光する。しかる後に露 光されたフォトレジスト層12の現像処理を行い、図5 (b) に示すように、フォトレジスト層12の露光部分 を除去して、表面保護膜2の前記露光パターンと対応す る部分を露出させる。フォトレジスト層12の露光パタ ーンは、図6に示すように、電極部15とアンテナコイ ル3とリード部16とを含む形状にすることができる。 次いで、現像処理後の完成ウエハ11をスパッタ装置又 は真空蒸着装置に装着し、図5(c)に示すように、前 記表面保護膜2の露出部分に金属スパッタ層又は金属蒸 着層6を形成する。次いで、図5(d)に示すように、 完成ウエハ11に付着したフォトレジスト層12をアッ シング処理等によって除去した後、電極部15を一方の 電極として、金属スパッタ層又は金属蒸着層6に電気め っきを施し、図5(e)に示すように、金属スパッタ層 又は金属蒸着層6の露出部分に金属めっき層7を積層す る。最後に、前記完成ウエハ11をスクライビングし て、図1に示す所要のIC素子1を得る。

【0025】なお、前記実施形態例においては、金属めっき層7の形成手段として電気めっき法を用いたが、かかる構成に代えて、無電解めっき法を用いて前記金属めっき層7を形成することもできる。この場合には、金属めっき層7の形成に電極を必要としないので、フォトレジスト層12の露光に際して、電極部15の形成とリード部16の形成が不要になる。

【0026】本例のIC素子製造方法は、前記第1実施 形態例に係るIC素子製造方法と同様の効果を有するほ か、完成ウエハ11に導電パターンを形成するための工 程数を少なくできるので、アンテナコイルが一体形成さ れたIC素子をより高能率に製造することができる。

【0027】〈情報担体〉以下、本発明に係る方法で製造されたIC素子を搭載してなる情報担体の構成例を、図7乃至図17に基づいて説明する。図7は第1構成例に係る情報担体の一部切断した平面図、図8は第1構成例に係る情報担体の分解斜視図、図9は第1構成例に係る情報担体の断面図、図10は第1構成例に係る情報担体の断面図、図11は第2構成例に係る情報担体の断面図、図12は第3構成例に係る情報担体の断面図、図13は第4構成例に係る情報担体の断面図、図13は第4構成例に係る情報担体の断面図、図15は第6構成例に係る情報担体の断面図、図16は第7構成例に係る情報担体の断面図、図16は第7構成例に係る情報担体の断面図、図16は第7構成例に係る情報担体の断面図、図17は第8構成例に係る情報担体の断面図、図17は第8構成例に係る情報担体の断面図、図17は第8構成例に係る情報担体の断面図、図17は第8構成例に係る情報担体の断面図、図17は第8構成例に係る情報担体の断面図、図17は第8構成例に係る情報担体の断面図、図17は第8構成例に係る情報担体の断面図である。

【0028】第1構成例に係る情報担体20aは、図7 乃至図9に示すように、平面形状が円形に形成されたコ イン形の基体21と、当該基体21の平面方向及び厚さ 方向の中心部に設定されたIC素子1とからなる。IC 素子1としては、図1及び図2に示すように、アンテナ コイルが一体形成されたものが用いられる。

【0029】基体21は、図8及び図9に示すように、上部材22と中間部材23と下部材24とから構成されており、それぞれ接着剤層25を介して一体に接合されている。基体21を構成する各部材22,23,24は、紙材又はプラスチックシートをもって形成することができるが、廃棄後に自然分解し、焼却しても有害ガスの発生量が少なく、価格的にも安価であることから、紙材をもって作製することが特に好ましい。また、前記各部材22,23,24の1つ又は2つを紙材にて形成し、他の1つ又は2つをプラスチックシートにて形成することももちろん可能である。

【0030】前記中間部材23の中央部には、IC素子 1を内挿可能な透孔27が開設されており、前記各部材 22, 23, 24を接合することによって形成される空 間内に I C 素子 1 が収納される。なお、 I C 素子 1 は、 取扱時の動揺を防止するために下部材24に接着するこ とが好ましい。この場合、下部材24の片面に接着剤層 25を均一に形成しておき、この接着剤層25を利用し て中間部材23と下部材24との接着と、下部材24と IC素子1との接着を行うようにすることが、コスト状 有利である。また、透孔27の平面形状は任意の形状と することができるが、中間部材23と下部材24とを接 合することによって形成される凹部にIC素子1を収納 する際、当該凹部と I C素子1の回転方向の向きを厳密 に合わせる必要がないことから、図7及び図8に示すよ うに、円形の透孔27を形成する方が製造上有利であ る。

【0031】本例の情報担体20aは、IC素子1を円 形に形成された基体21の平面方向の中心部に配置した ので、図10に示すように、略半円形のスロット101 と当該スロット101における円弧部の中心に備えられ た非接触通信用のアンテナコイル102とを有するリー ダライタ100の前記スロット101内に情報担体20 を挿入することによって、自動的に I C素子1に一体形 成されたアンテナコイル3とリーダライタ100に備え られたアンテナコイル102の心出しを行うことがで き、両コイル3, 102間の電磁結合係数を大きくでき ることから、リーダライタ100から情報担体20への 電力の供給及びリーダライタ100と情報担体20との 間の信号の送受信を確実に行うことができる。また、情 報担体20aの平面形状を円形に形成したので、略半円 形に形成されたスロット101に対する方向性がなく、 使用の容易性に優れる。さらに、IC素子1を基体21 内に完全に収納したので、 I C 素子1の保護効果が高く 耐久性に優れると共に、該部からIC素子1が見えない ので、美観にも優れる。

【0032】第2構成例に係る情報担体20bは、図1

1に示すように、上部材22と中間部材23と下部材2 4との3部材をもって基体21を構成すると共に、IC 素子1の周囲に、アンテナコイル3とリーダライタに備 えられたコイルとの間の電磁結合を強化するためのブー スタコイル28を同心円状に配置したことを特徴とす る。図中の符号29はブースタコイル28を収納するた めの凹部を示しており、この凹部29は中間部材23の 透孔27の周囲にリング状に形成される。その他の構成 については、前記第1構成例に係る情報担体20aと同 じであるので、重複を避けるために説明を省略する。本 例の情報担体20bは、第1構成例に係る情報担体20 a と同様の効果を有するほか、IC素子1の周囲にブー スタコイル28を同心円状に配置したので、IC素子1 に一体形成されたアンテナコイル3とリーダライタ10 0に備えられたアンテナコイル102との電磁結合をブ ースタコイル28を介することによってより高いものと することができ、より一層の電力供給の安定化及び信号 送受信の安定化又は通信距離の増加を図ることができ る。

【0033】第3構成例に係る情報担体20cは、図12に示すように、上部材22と下部材24との2部材をもって基体21を構成し、下部材24にIC素子1を収納するための凹部30を形成したことを特徴とする。その他の構成については、前記第1構成例に係る情報担体20aと同じであるので、重複を避けるために説明を省略する。本例の情報担体20cは、第1構成例に係る情報担体20aと同様の効果を有するほか、部品点数が少ないことから、情報担体のより一層の低コスト化を図ることができる。

【0034】第4構成例に係る情報担体20dは、図13に示すように、上部材22と下部材24との2部材をもって基体21を構成し、下部材24にIC素子1を収納するための第1凹部30とブースタコイル28を収納するための第2凹部29を形成したことを特徴とする。その他の構成については、前記第3構成例に係る情報担体20cと同じであるので、重複を避けるために説明を省略する。本例の情報担体20cは、第2構成例に係る情報担体20bと同様の効果を有するほか、部品点数が少ないことから、情報担体のより一層の低コスト化を図ることができる。

【0035】第5構成例に係る情報担体20eは、図14に示すように、IC素子収納用の透孔27が開設された上部材22と当該透孔27を有しない下部材24との2部材をもって基体21を構成し、上部材22と下部材24とを接合することによって形成される凹部内にIC素子1を収納し、当該凹部内をポッティング樹脂31で封止したことを特徴とする。その他の構成については、前記第1構成例に係る情報担体20eは、IC素子1が基体をもって被覆されない点

を除いて、第1構成例に係る情報担体20aと同様の効果を有する。

【0036】第6構成例に係る情報担体20fは、図15に示すように、IC素子収納用の透孔27が開設されると共に当該透孔27の周囲にブースタコイル収納用の凹部29が同心に形成された上部材22と、前記透孔27及び凹部29を有しない下部材24との2部材をもって基体21を構成し、前記凹部29内にブースタコイル28を収納して当該凹部29内をポッティング樹脂31で封止すると共に、上部材22と下部材24とを接合することによって形成される凹部内にIC素子1を収納して当該凹部内をポッティング樹脂31で封止したことで対象とする。その他の構成については、前記第5構成分に係る情報担体20eと同じであるので、重複を避けるために説明を省略する。本例の情報担体20fは、IC素子1が基体をもって被覆されない点を除いて、第1構成例に係る情報担体20aと同様の効果を有する。

【0037】第7構成例に係る情報担体20gは、図16に示すように、片面にIC素子1を収納するための凹部30が形成された1部材をもって基体21を構成し、前記凹部30内にIC素子1を収納して当該凹部30内をポッティング樹脂31で封止したことを特徴とする。その他の構成については、前記第5構成例に係る情報担体20eと同じであるので、重複を避けるために説明を省略する。本例の情報担体20gは、第5構成例に係る情報担体20eと同様の効果を有するほか、部品点数が少ないことから、情報担体のより一層の低コスト化を図ることができる。

【0038】第8構成例に係る情報担体20hは、図17に示すように、片面にIC素子1を収納するための第1凹部30とブースタコイル28を収納するための第2凹部29が形成された1部材をもって基体21を構成し、前記第1凹部30内にIC素子1を収納して当該凹部30内をポッティング樹脂31で封止すると共に、前記第2凹部29内にブースタコイル28を収納して当該凹部29内をポッティング樹脂31で封止したことを特徴とする。その他の構成については、前記第7構成例に係る情報担体20gと同じであるので、重複を避けるために説明を省略する。本例の情報担体20hは、第6構成例に係る情報担体20fと同様の効果を有するほか、部品点数が少ないことから、情報担体のより一層の低コスト化を図ることができる。

【0039】なお、前記各構成例においては、基体21 の平面形状を円形に形成したが、その他、正方形、長方 形、三角形又は多角形など、任意の形状に形成すること ができる。

【0040】また、前記第2、第4、第6及び第8構成例に係る情報担体においては、独立の別体に形成されたプースタコイル28を凹部又は透孔内に設置したが、かかる構成に代えて、基体21を構成するいずれかの部材

に、例えば印刷、メッキ或いはスパッタ等の手段によってブースタコイル28を直接形成することも可能である。

【0041】さらに、前記ブースタコイル28は、アンテナコイルと主に電磁結合する第1コイルとリーダライタに備えられた非接触通信用のコイルと主に電磁結合する第2コイルとからなり、前記第2コイルの直径が前記第1コイルの直径よりも大きく、かつこれら第1及び第2コイルが直列に接続されたものから構成することもできる。

【0042】〈情報担体の製造方法〉次に、本発明に係る方法で製造されたIC素子を搭載してなる情報担体の製造方法を、図18乃至図22に基づいて説明する。図18は本発明に係る情報担体の製造に使用される帯状素材の第1例を示す部分斜視図、図19は帯状素材の第2例を示す部分斜視図、図20は帯状素材の第3例を示す部分斜視図、図21は帯状素材の第4例を示す部分斜視図、図22は帯状素材の第5例を示す部分斜視図である。

【0043】本例の情報担体製造方法は、帯状に形成さ れた1つの基体構成用の素材(帯状素材)に I C 素子1 を含む所要の搭載部品を設定し、次いで、必要に応じ て、当該帯状素材の片面又は両面に他の帯状素材を接合 するか搭載部品のポッティングを行い、しかる後に、単 体の若しくは接合された帯状素材から所要の情報担体を 打ち抜き形成することを特徴とする。本例に係る情報担 体製造方法の実施には、図18に示すように I C素子1 を収納するための透孔27が一定間隔で開設された帯状 素材41、図19に示すようにIC素子1を収納するた めの透孔27が一定間隔で開設されると共に各透孔27 の周囲にブースタコイル28を収納するためのリング状 の凹部29が同心に形成され、当該リング状の凹部29 の底面に接着剤層32が塗布された帯状素材42、図2 0に示すように I C素子1を収納するための凹部30が 一定間隔で開設され、当該凹部30の底面に接着剤層3 2が塗布された帯状素材43、図21に示すように [C] 素子1を収納するための第1凹部30が一定間隔で開設 されると共に各第1凹部30の周囲にブースタコイル2 8を収納するためのリング状の第2凹部29が同心に形 成され、これら各凹部29、30の底面に接着剤層32 が塗布された帯状素材44、図22に示すように透孔や 凹部を有さず片面に接着剤層25が均一に塗布帯状素材 45が選択的に用いられる。

【0044】情報担体製造方法の第1例は、第1構成例に係る情報担体20aを製造するためのものであって、図18に示した1枚の帯状素材41と図22に示した2枚の帯状素材45を用いる。そして、まず帯状素材41の片面に接着剤層25を介して帯状素材45を接合し、IC素子1を収納可能な空間を有する帯状部材41、45の接合体を得る。次いで、前記空間内にIC素子1を

位置決めして収納し、接着剤層25を介して帯状素材45に接着する。次いで、帯状素材41の他面側にもう1枚の帯状素材45を接着剤層25を介して接合し、内部空間内にIC素子1が収納された帯状部材41、45の接合体を得る。最後に、この接合体を所定の形状に切断して、第1構成例に係る情報担体20aを得る。本例の情報担体製造方法は、帯状素材41、45に多数のIC素子1をケーシングし、しかる後にこの帯状素材41、45から所要の情報担体を打ち抜き形成するので、同一の情報担体を高能率に製造することができ、情報担体の製造コストを低減することができる。

【0045】情報担体製造方法の第2例は、第2構成例 に係る情報担体20bを製造するためのものであって、 図19に示した1枚の帯状素材42と図22に示した2 枚の帯状素材45を用いる。そして、まず帯状素材42 に形成されたリング状の凹部29内にブースタコイル2 8を収納し、接着剤層32を介して当該凹部29の底面 に接着する。次いで、帯状素材42の片面に接着剤層2 5を介して帯状素材45を接合し、IC素子1を収納可 能な空間を有する帯状部材42,45の接合体を得る。 次いで、前記空間内に I C素子1を位置決めして収納 し、接着剤層25を介して帯状素材45に接着する。次 いで、帯状素材41の他面側にもう1枚の帯状素材45 を接着剤層25を介して接合し、内部空間内にIC素子 1が収納された帯状部材42,45の接合体を得る。最 後に、この接合体を所定の形状に切断して、第2構成例 に係る情報担体20bを得る。本例の情報担体製造方法 も、第1例に係る情報担体製造方法と同様の効果を有す る。

【0046】本発明に係る情報担体製造方法の第3例は、第3構成例に係る情報担体20cを製造するためのものであって、図20に示した1枚の帯状素材43と図22に示した1枚の帯状素材45を用いる。そして、まず帯状素材43に形成された凹部30内にIC素子1を位置決めして収納し、接着剤層32を介して当該凹部30の底面に接着する。次いで、帯状素材43の凹部形成面側に帯状素材45を接着剤層25を介して接合し、内部空間内にIC素子1が収納された帯状部材43,45の接合体を得る。最後に、この接合体を所定の形状に切断して、第3構成例に係る情報担体20cを得る。本例の情報担体製造方法も、第1例に係る情報担体製造方法と同様の効果を有する。

【0047】情報担体製造方法の第4例は、第4構成例に係る情報担体20dを製造するためのものであって、図21に示した1枚の帯状素材44と図22に示した1枚の帯状素材45を用いる。そして、まず帯状素材44に形成された第1凹部30内にIC素子1を位置決めして収納し、接着剤層32を介して当該凹部30の底面に接着すると共に、当該帯状素材44に形成されたリング状の第2凹部29内にブースタコイル28を収納し、接

着剤層32を介して当該凹部29の底面に接着する。次いで、帯状素材44の凹部形成面側に帯状素材45を接着剤層25を介して接合し、内部空間内にIC素子1が収納された帯状部材44,45の接合体を得る。最後に、この接合体を所定の形状に切断して、第3構成例に係る情報担体20cを得る。本例の情報担体製造方法も、第1例に係る情報担体製造方法と同様の効果を有する。

【0048】情報担体製造方法の第5例は、第5構成例に係る情報担体20eを製造するためのものであって、図18に示した1枚の帯状素材41と図22に示した1枚の帯状素材45を用いる。そして、まず帯状素材41の片面に接着剤層25を介して帯状素材45を接合し、1C素子1を収納可能な空間を有する帯状部材41,45の接合体を得る。次いで、前記2で間内にIC素子1を位置決めして収納し、接着剤層25を介して帯状素材45に接着する。次いで、前記IC素子1が収納された空間内にポッティング樹脂31を充填し、IC素子1が設定された帯状部材41,45の接合体を得る。最後に、この接合体を所定の形状に切断して、第5構成例に係る情報担体20eを得る。本例の情報担体製造方法も、第1例に係る情報担体製造方法と同様の効果を有する。

【0049】情報担体製造方法の第6例は、第6構成例 に係る情報担体20fを製造するためのものであって、 図19に示した1枚の帯状素材42と図22に示した1 枚の帯状素材45を用いる。そして、まず帯状素材42 に形成されたリング状の凹部29内にブースタコイル2 8を収納し、接着剤層32を介して当該凹部29の底面 に接着する。次いで、帯状素材42の片面に帯状素材4 5を接着剤層25を介して接合し、IC素子1を収納可 能な空間を有する帯状部材42,45の接合体を得る。 次いで、前記空間内に I C素子 1を位置決めして収納 し、接着剤層25を介して帯状素材45に接着する。次 いで、前記ブースタコイル28が収納された凹部29内 と前記 I C素子1が収納された空間内にポッティング樹 脂31を充填し、IC素子1及びブースタコイル28が 設定された帯状部材42,45の接合体を得る。最後 に、この接合体を所定の形状に切断して、第6構成例に 係る情報担体20fを得る。本例の情報担体製造方法 も、第1例に係る情報担体製造方法と同様の効果を有す る。

【0050】情報担体製造方法の第7例は、第7構成例に係る情報担体20gを製造するためのものであって、図20に示した1枚の帯状素材43を用いる。そして、まず帯状素材43に形成された凹部30内にIC素子1を位置決めして収納し、接着剤層32を介して当該凹部30の底面に接着する。次いで、前記IC素子1が収納された凹部30内にポッティング樹脂31を充填し、IC素子1が設定された帯状部材43を得る。最後に、この帯状部材43を所定の形状に切断して、第7構成例に

係る情報担体20gを得る。本例の情報担体製造方法 も、第1例に係る情報担体製造方法と同様の効果を有す る。

【0051】情報担体製造方法の第8例は、第8構成例 に係る情報担体20hを製造するためのものであって、 図21に示した1枚の帯状素材44を用いる。そして、 まず帯状素材44に形成された第1凹部30内にIC素 子1を位置決めして収納し、接着剤層32を介して当該 凹部30の底面に接着すると共に、当該帯状素材44に 形成されたリング状の第2凹部29内にブースタコイル 28を収納し、接着剤層32を介して当該凹部29の底 面に接着する。次いで、前記 I C素子 1 が収納された第 1凹部30内及び前記ブースタコイル28が収納された 第2凹部29内にポッティング樹脂31を充填し、IC 素子1及びブースタコイル28が設定された帯状部材4 3を得る。最後に、この接合体を所定の形状に切断し て、第8構成例に係る情報担体20hを得る。本例の情 報担体製造方法も、第1例に係る情報担体製造方法と同 様の効果を有する。

【0052】なお、前記第2,第4,第6,第8例においては、ブースタコイル28を基体21と独立の別体に形成したが、基体21を構成するいずれかの帯状部材に印刷形成することもできる。

[0053]

【発明の効果】以上説明したように、本発明のIC素子 製造方法は、所定のプロセスを経て作製された完成ウエ ハの表面保護膜上にアンテナコイルを含む所要の導電パ ターンを形成した後、当該所要の導電パターンが形成さ れた完成ウエハをスクライビングしてアンテナコイルが 一体形成されたIC素子を得るので、個々のIC素子に アンテナコイルを形成する場合に比べてコイルが一体形 成されたIC素子を高能率に製造でき、その製造コスト を低減することができる。また、ウエハに形成された全 てのIC素子に対して均一な厚みのアンテナコイルを高 精度に形成することが可能になるので、通信特性のばら つきを少なくすることができる。さらに、完成ウエハの 外周部は不要部分として処分されるべき部分であるの で、導電パターンを形成する工程で完成ウエハの外周部 に不要の導体が付着しても、製品であるIC素子の外周 部には不要の導体がせず、絶縁性が問題になることもな い。

【図面の簡単な説明】

【図1】本発明に係る方法により製造される I C素子の 平面図である。

【図2】本発明に係る方法により製造されるIC素子の要部断面図である。

【図3】完成ウエハの平面図である。

【図4】本発明に係るIC素子製造方法の第1例を示す

工程図である。

【図5】本発明に係るIC素子製造方法の第2例を示す 工程図である。

【図6】アンテナコイルを含む所要の導電パターンが形成された完成ウエハの平面図である。

【図7】第1構成例に係る情報担体の一部切断した平面 図である。

【図8】第1構成例に係る情報担体の分解斜視図である。

【図9】第1構成例に係る情報担体の断面図である。

【図10】第1構成例に係る情報担体の使用状態の説明 図である。

【図11】第2構成例に係る情報担体の断面図である。

【図12】第3構成例に係る情報担体の断面図である。

【図13】第4構成例に係る情報担体の断面図である。

【図14】第5構成例に係る情報担体の断面図である。

【図15】第6構成例に係る情報担体の断面図である。

【図16】第7構成例に係る情報担体の断面図である。

【図17】第8構成例に係る情報担体の断面図である。

【図18】帯状素材の第1例を示す部分斜視図である。

【図19】帯状素材の第2例を示す部分斜視図である。


【図20】帯状素材の第3例を示す部分斜視図である。


END OF INVESTIGATION OF STATE OF STATE


【図21】帯状素材の第4例を示す部分斜視図である。 【図22】帯状素材の第5例を示す部分斜視図である。


【符号の説明】

- 1 I C素子
 2 表面保護膜
- 3 アンテナコイル
- 4 回路形成部
- 5 透孔
- 6 金属スパッタ層又は金属蒸着層
- 7 金属めっき層
- 11 完成ウエハ
- 12 フォトレジスト層
- 13 マスク
- 14 所定波長の光
- 15 電極部
- 16 リード部
- 20a~20h 情報担体
- 21 基体
- 22 上部材
- 23 中間部材
- 2.4 下部材
- 25 接着剤層
- 27 透孔
- 28 ブースタコイル
- 29 凹部
- 41~45 帯状素材









フロントページの続き

(51) Int. Cl. 1

識別記号

FI G06K 19/00 テーマコード(参考)

H K

H 0 1 Q 1/38 7/00 23/00

Fターム(参考) 5B035 AA07 BA05 BB09 CA02 CA23

5F038 AZ04 EZ04 EZ19 EZ20

5J021 AA01 AB04 FA29 HA05 HA10

JA07 JA08

5J046 AA03 AA07 AA08 AA10 AA13

AB11 PA06 PA07